

Kursinformation Hårdvarukonstruktion med VHDL, 7.5hp LP1 2010

Kursen går över LP1 och omfattar föreläsningar, laborationer samt ett projektarbete.

Lärare: Börje Dellstrand 035-16 71 22
Rum: E305
borje.dellstrand@hh.se

Homepage: <https://www.hh.se/et6001>

Kurslitteratur: Sjöholm, Lindh: VHDL för konstruktion
Laborationshandledningar
Stenciler

Examination: Examination sker i form av skriftlig tentamen (efter LP1), laborationsredovisningar och projektuppgift.

Planering för LP1 (v.35-42)

Föreläsningar:	22h	v.35	6h/vecka,	v.36-39	4h/vecka	
Laborationer:	10h			v.36-38		
V.36		Lab.1		2h		
V.37		Lab.2		4h		
V.38		Lab.3		4h		
Projektarbete:		6h		v.40-42.		Muntlig redovisning v.44

Preliminär tidplan:

V.35	6h		
Kap.1	Inledning och översikt		s.15-29
Kap.2	Introduktion till VHDL		s.31-46
Kap.3	Parallell VHDL		s.48-49, 51-72, 75-78, 83-87
Kap.4	Sekventiell VHDL		s.91-125, 129-134
Genomgång lab.1			

V.36	4h	Lab.1	2h
Kap.9	Tillståndsmaskiner		s.218-253
Kap.15	Konstr.ex. och konstruktionstipps.377-398		
Genomgång lab.2			

V.37	4h	Lab.2	4h
Kap.6	Strukturell VHDL		s.161-169
Kap.5	Library, package FPGA, CPLD		s.138-142, 150-154
Genomgång lab.3			

V.38	4h	Lab.3	4h
Kap.14	Vanliga konstr.fel i VHDL		s.365-376
Kap.8	Testbänkar		s.188-196, 202-204
Kap.11	Area och timing avvagn. i VHDL		s.284-298

V.39	4h		
Kap.12	Konstruktionsmetodik		läs igenom
Kap.7	RAM och ROM		s.181-186
Gästföreläsning			
Genomgång projektarbete			

V.40-42	2h/vecka	Projektarbete	
Konsultation			